Sinds de introductie van VHDL in 1987 is het gebruik van VHDL voor het ontwerpen van complexe digitale ontwerpen gemeengoed geworden. Deze cursusdag is bedoeld voor ontwerpers die al enige tijd met VHDL werken. Tijdens de trainingsdag wordt de basiskennis opgefrist en zullen wellicht minder bekende aspecten van VHDL aan de orde komen.

Circa een week voor aanvang van de cursus krijgt u een eenvoudig probleem gemaild en wordt u gevraagd om circa 2 dagen van te voren een oplossing naar de cursusleider te mailen. Tijdens deze cursusdag komen we op deze case terug.

Onderwerpen

- Verdieping in VHDL (zowel voor simulatie als synthese), o.a.:
   o Simulatiemodel
   o Waveforms, transactions 
   o Delay mechanismen 
   o File IO (geformatteerd en tekst)
   o Overloading, qualificatie
   o Impure/pure functies
 
- Fixed point en floating point package
In veel toepassingen wordt gebruikt gemaakt van fixed point getallen. In VHDL 2008 is VHDL voorzien van packages waarmee eenvoudig gewerkt kan worden met deze representatie. In deze cursusdag wordt ingegaan op de packages die compatibel zijn met VHDL 93 en dus ook door veel synthesetools worden ondersteund.

De cursus wordt verzorgd door Bert Molenkamp, docent van de faculteit Elektrotechniek, Wiskunde en Informatica van de Universiteit Twente. Hij verzorgt al vanaf 1989 VHDL trainingen voor Transfer.

Doelgroep

De cursus is bedoeld voor diegenen die al enige tijd met VHDL werken. Voor beginnende VHDL gebruikers is deze cursus niet geschikt. Voor hen is de “Fundamentals & Synthesis of VHDL” cursus geschikter.