Advanced Verification
De afgelopen jaren is verificatie steeds belangrijker geworden. Het komt voor dat meer dan 70% van de ontwikkeltijd wordt besteed aan verificatie. De vraag is dan ook altijd: "Wanneer is verificatie beeindigd?", of anders: "Is het ontwerp voldoende geverifieerd?". Zonder een verificatie methodologie, die het mogelijk maakt om voortgang van het verificatie proces te kwantificeren, is het vrijwel onmogelijk hier een antwoord op te geven.
De Advanced Verification Methodology training legt de nadruk op de belangrijkste technologieen die een complete verificatie mogelijk maken. Zie hiervoor het volgende figuur:
Onderwerpen
Assertion based verification
Constrained random tests
Language neutral: SVA, PSL
Testbench automation
Functional coverage
HW/SW co-verificatie
Taal: Gebruik van SCV en System Verilog
Het schrijven van een testplan
Doelgroep
TBS
Aantal dagen
3 dagen
|
info@transfer.nl